MesSy

1.1Blockschaltbild

Das Messsystem umfasst Folgendes:

• NI Single-Board-RIO sbRIO-9602 (COTS von National Instruments) mit
  • Prozessor mit Echtzeitsoftware (LabVIEW RT)
  • FPGA für den Zugriff auf die anderen Platinen über digitale IOs und für die Datenverarbeitung (LabVIEW FPGA)
• 128x Analogeingänge in der folgenden Konfiguration, zweifach vorhanden:
  • 32 Single-Ended-Kanäle (0…32 V / 14 Bit)
    • 3 kS/s parallel / 1,2 MS/s Einzelkanal
    • bezogen auf einen GND-Knoten
  • 16 Single-Ended-Kanäle (0…32 V / 14 Bit)
    • 6 kS/s parallel / 1,2 MS/s Einzelkanal
    • bezogen auf einen zusätzlichen GND-Knoten
  • 16 differenzielle Kanäle (±48 V / 14 Bit)
    • 150 kS/s parallel / 1,2 MS/s Einzelkanal
• 88x Digitalausgänge in der folgenden Konfiguration, zweifach vorhanden:
  • 24 Relais, Schließer
  • 8 Relais, Wechsler
  • 10 FET-Ausgänge, bezogen auf System-GND
  • 2 FET-Ausgänge, galvanisch getrennt für beliebigen GND-Bezug
• 4x CAN
  • 2x High-Speed mit wählbarem Abschlusswiderstand (keiner, 120 Ohm, 60 Ohm)
  • 2x ohne Transceiver, um in der Lastbox DUT-spezifische Transceiver für High-Speed, Low-Speed oder spezielles CAN (z. B. E-CAN für Lkw) zu realisieren
• 10x seriell
  • ohne Transceiver, um in der Lastbox DUT-spezifische Transceiver für K-Line, LIN, … zu realisieren
• LVDS-Schnittstelle (3x Out, 2x In) für bis zu 6 kaskadierte Strommessmodule
• 16x Open-Collector-Ausgang zur Ansteuerung von Status-LEDs oder als Universalausgang
• 6x Digitaleingang zur Erfassung schneller digitaler Signale
• 16x digitale IOs zur Erfassung oder Erzeugung langsamer digitaler Signale

1.2Spannungsversorgung

Das Messsystem benötigt eine einzelne 24-V-DC-Versorgung bei einer Stromaufnahme von durchschnittlich ca. 700 mA, maximal 1500 mA.

1.3Interne Schnittstellen

In der Standardkonfiguration besteht das Messsystem aus einem Aluminiumträger, der 4 Leiterplatten enthält. Diese sind:

• NI-Single-Board-RIO-Platine sbRIO-9602 (COTS von National Instruments)
• Basis- und Kommunikationsplatine (von IRS entwickelte Platine)
• Digitalausgangsplatine (von IRS entwickelte Platine)
• Analogeingangsplatine (von IRS entwickelte Platine)

Die folgende Abbildung zeigt die 4 Platinen im Inneren des Messsystems

Die Platinen sind über Flachbandkabel mit den Steckleisten P2, P3, P4 und P5 des sbRIO verbunden. Zusätzlich können gemäß der folgenden Abbildung bis zu drei Compact-RIO-c-Series-Module angeschlossen werden.

Für den Zugriff auf die externen Signale der c-Series-Module können diese Signale auf einen freien 96-poligen Steckverbinder (DIN41612) auf der Basis- und Kommunikationsplatine geführt werden.

1.4Externe Schnittstellen

Alle externen Verbindungen zum Prüfling und zur Lastbox werden über 6x 96-polige VG-Steckverbinder (DIN41612) hergestellt. Der Träger kann also ohne weitere Verkabelung in die Lastbox gesteckt werden. Die Verbindung zur Kommunikation mit dem PC ist das einzige zusätzliche Kabel; es handelt sich um eine gewöhnliche Ethernet-Verbindung mit einem Standard-Ethernet-Kabel.

Das folgende Blockschaltbild zeigt einen typischen Aufbau des Messsystems in einem Lebensdauerprüfstand, in dem zusätzliche Signalkonditionierung für nicht standardmäßige Spannungsbereiche, Laststrommessungen, Analogausgänge und Kommunikations-Transceiver eingesetzt werden kann.

1.5Aufbau der Lastbox

Die folgende Abbildung zeigt die typische Anordnung des Messsystems in der Lastbox in der Seitenansicht:

In der typischen Anwendung des Messsystems werden die Ersatz- und Originallasten des Prüflings im vorderen Bereich der Lastbox auf Kühlkörpern oder anderen Lastkarten montiert. Auf der Rückseite sollten das Messsystem mit zusätzlicher Elektronik wie dem Strommessmodul sowie die Steckverbinder zum Prüfling und zur Spannungsversorgung angeordnet werden.

Die folgende Abbildung zeigt die typische Anordnung des Messsystems in der Lastbox in der Draufsicht:

Die folgende Abbildung zeigt die typische Anordnung des Messsystems in der Lastbox in der Draufsicht:

Wie in den folgenden Abbildungen dargestellt, kann das Messsystem in die DUT-spezifische Lastbox gesteckt werden

Die folgende Abbildung zeigt die Ausrichtung und die Abmessungen der VG-Steckverbinder; die richtige Position lässt sich durch Abzählen der „Löcher“ auf der Montageschiene ermitteln:

1.6GND-Konzept

Ein wichtiger Punkt beim Betrieb von Lebensdauerprüfständen ist das GND-Konzept. Das MesSy stellt ein System-GND bereit, auf das sich alle internen Signale und nahezu alle digitalen Benutzerkanäle beziehen. Für analoge Messungen stehen zusätzliche GND-Referenzeingänge zur Verfügung.

1.6.1Digitale GND-Bezüge

Nahezu alle digitalen Signale beziehen sich auf System-GND, das durch das 24-V-Netzteil festgelegt ist. Spannungsabfälle sind für digitale Signale meist weniger problematisch, sollten aber berücksichtigt werden.

Die folgende Abbildung zeigt das GND-Konzept des MesSy und seiner digitalen Kanäle:

1.6.2Analoge GND-Bezüge für die Messung

Die GND-Bezüge für analoge Messungen sind ein wichtiger Punkt, da die Spannungen durch Spannungsabfälle am Kabelbaum variieren können. Deshalb können Analogeingänge auf unterschiedliche Spannungspegel bezogen werden. Diese Signalpegel können bis zu 2,7 V über dem System-GND des MesSy liegen, das durch das 24-V-Netzteil festgelegt ist.

Unterschiedliche Referenzeingänge können auch genutzt werden, um die Spannungsmessungen auf verschiedene Prüflinge oder auf verschiedene GND-Pins eines oder mehrerer Prüflinge zu beziehen.

Beachten Sie, dass die Referenzeingänge für differenzielle Eingänge nicht relevant sind, da jeder Kanal einen eigenen Bezug hat.

1.7Basis- und Kommunikationsplatine

Die Basis- und Kommunikationskarte wurde als Träger- und Kommunikationsplatine für das sbRIO entwickelt. Neben der Versorgung und den Befestigungsbohrungen für das sbRIO bietet sie

• insgesamt vier CAN-Kanäle mit Transceiver-Enable
• bis zu 10 serielle Schnittstellen mit Transceiver-Enable
• 16 Open-Collector-Ausgänge,
• 16 TTL- und CMOS-kompatible General-Purpose-IOs,
• drei LVDS-Ausgänge und zwei LVDS-Eingänge für die Kommunikation mit den Strommessmodulen
• eine I²C-Schnittstelle für externe Elektronikmodule.
• 3 Steckplätze für Erweiterungen mit NI-Compact-RIO-c-Series-Modulen

Zwei Mikrocontroller mit ARM-Cortex-M3-Kern stellen die CAN- und seriellen Schnittstellen bereit; beide sind identisch beschaltet und haben getrennte Kommunikationsbusse sowie getrennte Reset-Signale zum sbRIO. Tiefe FIFO-Puffer für Senden und Empfangen an jeder Schnittstelle stellen sicher, dass keine Daten verloren gehen, auch wenn alle Schnittstellen gleichzeitig stark ausgelastet sind.

1.7.1Blockschaltbild

1.7.2Spezifikationen

CAN-Kommunikation

Für die CAN-Kommunikation stehen auf der Platine 4 CAN-Kanäle zur Verfügung, verteilt auf zwei Mikrocontroller. Je ein CAN-Kanal pro Controller ist als High-Speed-Kanal konfiguriert und bietet einen per Software konfigurierbaren Abschluss (offen/120 Ohm/60 Ohm) über Reed-Relais. Der andere Kanal muss extern an High- oder Low-Speed-Transceiver mit entsprechendem Abschluss angeschlossen werden.

Serielle und CAN-Kommunikationsleitungen mit externen Transceivern

Für jede der seriellen Schnittstellen sind drei Pins auf den VG-Steckverbinder geführt: RX, TX und Enable. Damit lassen sich extern Transceiver-ICs (RS232, LIN, K-Line, diskrete Pegelwandler) anschließen, die über das Enable-Signal deaktiviert werden können. Alle Signale der seriellen Schnittstellen und alle CAN-Signale für externe Transceiver erfüllen die folgende Spezifikation

General-Purpose-IOs Trig 1…16

Über einen I2C-Portexpander stehen 16 General-Purpose-IOs zur Verfügung. Alle IOs sind mit Serienwiderständen von 220 Ohm geschützt. Der Interrupt-Pin des Portexpanders ist mit dem sbRIO verbunden, um schnell auf sich ändernde Eingänge reagieren zu können. Die General-Purpose-IOs werden über einen I²C-Portexpander bereitgestellt.

Open-Collector-Ausgänge 1…16

Die Open-Collector-Ausgänge können jeweils Ströme bis 400 mA aufnehmen, begrenzt durch die maximale Strombelastbarkeit der Kupferleiterbahnen.

Wird mehr als ein Pin pro Treiber-IC verwendet, sinkt der maximal zulässige Strom. Die folgende Abbildung zeigt die Derating-Kurve bei Nutzung aller Ausgänge: Bei 25 °C sind 125 mA pro Pin zulässig, bei 85 °C etwa 60 mA.

LVDS-Schnittstelle für CMM

Für die Anbindung von LVDS-Geräten wie dem Strommessmodul CMM_II stehen drei TX-Leitungen und zwei RX-Leitungen zur Verfügung. Die Kupferleiterbahnen sind mit einer differenziellen Impedanz von ca. 100 Ohm geführt, und die RX-Leitungen sind mit 100-Ohm-Widerständen abgeschlossen.

Die Kupferleiterbahnen haben eine Breite von 350 µm und eine Dicke von 35 µm. Bei epsilon_r = 4,2 und einer Prepreg-Höhe von 475 µm beträgt der Wellenwiderstand einer einzelnen Leiterbahn etwa 80 Ohm. Ein differenziell geführtes Paar dieser Leiterbahnen mit einem Abstand von 150 µm hat eine differenzielle Impedanz von 103 Ohm.

Schnelle General-Purpose-Eingänge

Es stehen sechs TTL- und CMOS-kompatible Eingänge zur Verfügung, die mit einem High-Speed-CMOS-Puffer gepuffert sind und zur Erfassung schneller digitaler Signale verwendet werden können. Die 6 High-Speed-Eingänge sind mit einem Serienwiderstand von 1 kOhm und Doppel-Schottky-Dioden geschützt. Ein 100-kOhm-Pull-down-Widerstand sorgt für ein definiertes Potenzial, wenn die Eingänge offen bleiben. Es können Signale sowohl mit 3,3-V- als auch mit 5-V-Pegel angeschlossen werden.

I²C-Schnittstelle

Über die I²C-Schnittstelle lassen sich zusätzliche externe Elektronikmodule ansteuern.

C-Series-Module

An die drei Sub-D-Steckverbinder des sbRIO können drei C-Series-Module angeschlossen werden, um weitere Funktionen hinzuzufügen

Mikrocontroller-Flash-Schnittstelle

Diese Schnittstelle dient zum Flashen der Mikrocontroller im Selbsttestadapter. Sie ist nur für den IRS-internen Gebrauch bestimmt.

1.7.3Layout

1.7.4Anschluss an das sbRIO

Die Kommunikationsplatine ist über einen 50-poligen Steckverbinder mit der Steckleiste P2 des sbRIO verbunden. Die Pinbelegung ist wie folgt.

1.7.5Pinbelegung VG-Steckverbinder X1 (externe Signale)

1.7.6Pinbelegung VG-Steckverbinder X2 (Spannungsversorgung, Mikrocontroller-Flashing, reserviert)

Die Pins C24 bis C31 dienen zum Flashen der Mikrocontroller. Dieser Vorgang wird nur bei IRS durchgeführt. Schließen Sie an diese Pins keine Signale an.

Die Pins B23 und C23 dienen zum Anschluss zusätzlicher externer Module über I²C. Zur Verwendung der I²C-Schnittstelle siehe Kapitel 4.5.

Der Rest des zweiten VG-Steckverbinders X2 ist nahezu vollständig für künftige Verwendung reserviert, insbesondere für die Verdrahtung zusätzlicher C-Series-Module, die über drei SUB-D-Steckverbinder an das RIO angeschlossen werden und deren Eingänge auf den VG-Steckverbinder verdrahtet werden können. Zu diesem Zweck sind alle Pins des VG-Steckverbinders auf drei 32-polige Steckleisten geführt.

1.7.7Zuordnung der Kommunikationsleitungen

Beachten Sie, dass es zwei Mikrocontroller gibt, die jeweils 2 CAN-Schnittstellen und 5 serielle Schnittstellen bedienen. Die Kommunikationsleitungen sind den beiden Mikrocontrollern gemäß der folgenden Tabelle zugeordnet:

1.7.8CMM-Anschluss

Informationen zum Anschluss des CMM finden Sie in Kapitel 4.1.

1.8Analogeingangsplatine 128x

Die Analogeingangsplatine bietet 128 Analogkanäle, aufgeteilt in zwei identische Subsysteme mit je 64 Kanälen und den folgenden Eigenschaften:

• 32 Single-Ended-Kanäle (externe Referenzspannung 1), 0...32 V bei 3 kS/s gleichzeitig
• 16 Single-Ended-Kanäle (externe Referenzspannung 2), 0...32 V bei 6 kS/s gleichzeitig
• 16 differenzielle Kanäle, unterteilt in gleichzeitig abgetastete Gruppen von je 8 Kanälen, -48...48 V bei 150 kS/s parallel.

Um die Eingangsströme möglichst gering zu halten, wurde am Eingang der Single-Ended-Kanäle kein Spannungsteiler vorgesehen. Da das Signal direkt am nichtinvertierenden Eingang des Eingangsverstärkers anliegt, wird eine sehr hohe Eingangsimpedanz erreicht. Beachten Sie, dass dieser offene Eingang die Verstärker zur oberen Versorgungsschiene driften lässt, wenn keine Eingangsspannung angeschlossen ist. In diesem Fall liefern die ADCs nur Einsen (0x3FFF).

Ein EEPROM-Speicher ist vorhanden, in dem Kalibrierdaten, Kalibrierwerte, eine ID, die Hardwarerevision und technische Details (z. B. Dämpfung / Verstärkung jedes Kanals) gespeichert werden können.

Die Analogeingangsplatine wird wie das gesamte Messsystem aus einer einzelnen 24-V-DC-Versorgung gespeist. Ein Schaltnetzteil zwischen den analogen Mess-Subsystemen erzeugt positive und negative Spannungen, die mit LDOs linear geregelt werden, um saubere Versorgungsschienen bereitzustellen. Die folgende Abbildung zeigt die Spannungsversorgungseinheit der Analogeingangsplatine.

Ein Softstart / Power-Sequencing ist vorhanden, um den Einschaltstrom in dem Moment zu verringern, in dem die Spannungsversorgung angeschlossen wird.

Wie im folgenden Funktionsblockschaltbild dargestellt, werden die Kanäle auf ADCs mit je zwei Kanälen gemultiplext. 32 Single-Ended-Kanäle werden von einem 32:1-Multiplexer mit den Adressleitungen ADR1_0 bis ADR1_4 verarbeitet, die übrigen 16 Single-Ended-Kanäle von einem 16:1-Multiplexer mit den Adressleitungen ADR2_0 bis ADR2_3, und die differenziellen Kanäle werden über zwei 8:1-Multiplexer mit gemeinsamen Adressleitungen ADR3_0 bis ADR3_2 geschaltet.

Alle Adressleitungen sind mit High-Speed-CMOS-Puffern gepuffert, um die Last für die Ausgangstreiber des FPGA zu verringern und saubere Signale auf der Leiterplatte bereitzustellen.

1.8.1Blockschaltbild

1.8.2Spezifikationen

Alle Eingänge werden mit einer Auflösung von 14 Bit gewandelt.

Die Single-Ended-Eingänge können jeweils mit einer Rate von 3 kSa/s (Kanäle 1–32 und 65–80) / 6 kSa/s (Kanäle 33–48 und 81 bis 96) abgetastet werden, die differenziellen Eingänge mit mehr als 150 kS/s.

Wird nur ein Kanal gemessen, sind Abtastraten von bis zu 1,2 MSa/s (eventuell 1,5 MSa) erreichbar.

Die differenziellen Eingänge sind frequenzkompensiert, um Signalverläufe genau wiederzugeben.

Spezifikation der Single-Ended-Kanäle

Spezifikation der differenziellen Kanäle

1.8.3Layout

1.8.4Anschluss an das sbRIO

Die Karte ist über zwei 50-polige Steckverbinder mit P4 und P5 des sbRIO verbunden, jeweils mit der folgenden Pinbelegung

1.8.5Pinbelegung VG-Steckverbinder X3 (externe Signale Analog-Subsystem 1)

SING_In_1 bis SING_In_32 sind auf REF_In_1 bezogen, SING_In_33 bis SING_In_48 auf REF_In_2.

1.8.6Pinbelegung VG-Steckverbinder X4 (externe Signale Analog-Subsystem 2)

SING_In_1 bis SING_In_32 sind auf REF_In_1 bezogen, SING_In_33 bis SING_In_48 auf REF_In_2.

Die Referenzeingänge sind gegen Signale von mehr als 2,7 V über oder 0,2 V unter Masse geschützt, dieser Bereich darf jedoch nur kurzzeitig überschritten werden!

Die +24-V-Versorgung wird an die Pins C12 und C13 jedes VG-Steckverbinders angeschlossen.

1.8.7Genauigkeit der Analogeingänge

Für eine gute Genauigkeit muss eine Kalibrierung durchgeführt werden. Verstärkung und Offset jedes Kanals müssen nach dem Aufbau ermittelt werden. Die Werte für Verstärkung und Offset werden im EEPROM der Analogeingangsplatine gespeichert. Sie werden beim Start gelesen und bei jedem Auslesen eines Analogwerts verwendet.

Single-Ended-Kanäle

Die folgende Abbildung zeigt die typische Genauigkeit aller 96 Single-Ended-Kanäle im nicht kalibrierten Zustand

Die folgende Abbildung zeigt die typische Genauigkeit aller 96 Single-Ended-Kanäle nach der Kalibrierung

Differenzielle Kanäle

Die folgende Abbildung zeigt die typische Genauigkeit aller 32 differenziellen Kanäle im nicht kalibrierten Zustand.

Die folgende Abbildung zeigt die typische Genauigkeit aller 32 differenziellen Kanäle nach der Kalibrierung

1.9Digitalausgangsplatine

Die Digitalausgangskarte bietet 64 Relais und 24 MOSFETs für allgemeine Schaltaufgaben. Die Relais sind in 48 Schließer und 16 Wechsler aufgeteilt. Die MOSFETs sind als Open-Drain-Low-Side-Schalter beschaltet und können bis zu 60 V und 3 A schalten. Der VG-Steckverbinder ist jedoch nur für 2 A pro Pin spezifiziert, daher sollte ein Strom von 2 A nicht überschritten werden. Der Gesamtstrom aller 10 FETs, die gegen GND schalten, sollte unter 14 A bleiben.

4 der 24 Transistoren sind galvanisch von den übrigen (und voneinander) getrennt.

Die MOSFETs können jeweils direkt über I/O-Pins des sbRIO geschaltet werden: Eine logische 0 schaltet den MOSFET ein, eine logische 1 aus. Jeder MOSFET-Ausgang kann für schnelle Schaltanwendungen wie PWM verwendet werden.

Die Relais werden über I²C-Portexpander angesprochen. Alle Portexpander sind am selben I²C-Bus angeschlossen, haben aber unterschiedliche Adressen. Die Portexpander schalten die Relais mithilfe leistungsfähiger Treiber-ICs.

Die Karte Relais_FET_LDSA besteht aus zwei identischen Subsystemen. Der MOSFET-Teil und die Portexpander der Karte werden vom sbRIO versorgt; die Relais benötigen eine zusätzliche 24-V-Versorgung an den VG-Steckverbindern X5, X6.

1.9.1Blockschaltbild

Das folgende Funktionsblockschaltbild zeigt, wie jedes der Subsysteme (d. h. eine Hälfte des Gesamtsystems) arbeitet.

1.9.2Spezifikationen

Open-Drain-MOSFET-Ausgänge

Relais – Schließer

Relais – Wechsler

Die folgende Abbildung zeigt die maximale Schaltspannung der Wechsler-Relais in Abhängigkeit vom Schaltstrom.

1.9.3Layout

1.9.4Anschluss an das sbRIO

Die Karte ist über ein 50-poliges Flachbandkabel mit der Steckleiste P3 des sbRIO verbunden. Der zugehörige Steckverbinder hat die folgende Pinbelegung. Stellen Sie sicher, dass die Karte an keinen anderen Steckverbinder als P3 des sbRIO angeschlossen ist!

1.9.5Pinbelegung VG-Steckverbinder X5 (externe Signale Digital-Subsystem 1)

Die Open-Drain-Ausgänge 1 bis 10 schalten alle gegen GND, während die galvanisch getrennten Open-Drain-Ausgänge 11 und 12 gegen separate Pins (GND_ISO_11 und GND_ISO_12) schalten.

1.9.6Pinbelegung VG-Steckverbinder X6 (externe Signale Digital-Subsystem 2)

Die Open-Drain-Ausgänge 12 bis 22 schalten alle gegen GND, während die galvanisch getrennten Open-Drain-Ausgänge 23 und 24 gegen separate Pins (GND_ISO_23 und GND_ISO_24) schalten.

1.9.7PWM-Timing mit MOSFETs

Alle Open-Drain-Ausgänge, auch die galvanisch getrennten, können zur PWM-Erzeugung verwendet werden.

Die folgende Abbildung zeigt das typische Zeitverhalten eines MOSFET-Ausgangs mit angeschlossenem externem Pull-up von 1 kOhm

Beachten Sie, dass bei Pull-up-Widerständen mit höherem Widerstandswert längere Anstiegszeiten auftreten. Die Fallzeit ist weitgehend unabhängig von der Größe des Pull-up-Widerstands.

Die sbRIO-SW verwendet eine Zeitauflösung von 1 µs. Bei Bedarf kann die Auflösung bis auf 25 ns angepasst werden. Beachten Sie jedoch, dass sich dadurch die maximale Periodendauer der Signalerzeugung verringert.

2.1SPI-Schnittstelle

Die beiden Controller kommunizieren mit dem sbRIO über zwei getrennte SPI-Busse, die mit Taktraten von bis zu 18 MHz betrieben werden können. Die Mikrocontroller sind als Slaves konfiguriert. Sie können eine Interrupt-Leitung aktivieren, um das FPGA des sbRIO (das Master ist) zum Abholen der Mikrocontroller-Daten zu veranlassen. Die Datengröße beträgt immer 16 Bit (als ein Wort bezeichnet).

2.1.1Übertragungsprotokoll

Das folgende Kommunikationsprotokoll wird für die Kommunikation in beide Richtungen verwendet (FPGA zu Mikrocontroller, Mikrocontroller zu FPGA).

Beachten Sie, dass im Datenbereich nur das Low-Byte verwendet wird. Das High-Byte enthält bei Datennachrichten immer die Konstante 0x40 (außer bei Datenwort 0, das zusätzlich das Befehlsbyte enthält) und bei Statusnachrichten 0x80 (aus Kompatibilitätsgründen; das FPGA verwirft empfangene Datenwörter mit einem Wert kleiner oder gleich 0x00FF). Ein Datenwort mit dem Wert 0x0000 wird vom Mikrocontroller automatisch angehängt, um seinen SPI-Puffer zu leeren.

2.1.2Statuscodes

Der Mikrocontroller beantwortet jeden vom sbRIO empfangenen Befehl. Dies geschieht entweder mit einer Datennachricht (die von RT/PC verarbeitete Anwendungsdaten enthält) oder mit einer Statusnachricht. Diese Funktion kann per Befehl deaktiviert werden.

Folgende Statuscodes sind definiert.

2.1.3Befehlsbeschreibung

Die aktuellen Beschreibungen finden Sie in der VI-Dokumentation.

2.2Nichtflüchtige Datenspeicherung

Der On-Board-Datenflash der beiden STM32 kann als EEPROM zur nichtflüchtigen Speicherung von Daten verwendet werden (zum Beispiel Baudraten, ID-Filtereinstellungen, Abschlusswiderstände …).

2.3Analogeingang

Die Schnittstelle der Analogeingangsplatine besteht aus

• 3 Adressbussen zum Multiplexen der Analogkanäle, für jede Analoggruppe getrennt
• Signalen für die serielle Kommunikation mit den ADCs.
• einer seriellen Schnittstelle zum EEPROM für die Kalibrierdaten.

2.3.1Multiplexer

Wie im Funktionsblockschaltbild dargestellt, werden die Kanäle auf ADCs mit je zwei Kanälen gemultiplext. 32 Single-Ended-Kanäle werden von einem 32:1-Multiplexer mit den Adressleitungen ADR1_0 bis ADR1_4 verarbeitet, die übrigen 16 Single-Ended-Kanäle von einem 16:1-Multiplexer mit den Adressleitungen ADR2_0 bis ADR2_3, und die differenziellen Kanäle werden über zwei 8:1-Multiplexer mit gemeinsamen Adressleitungen ADR3_0 bis ADR3_2 geschaltet.

Alle Adressleitungen sind mit High-Speed-CMOS-Puffern gepuffert, um die Last für die Ausgangstreiber des FPGA zu verringern und saubere Signale auf der Leiterplatte bereitzustellen.

Die Adressleitungen werden während der Haltephase der ADCs umgeschaltet, damit die Wandlungsergebnisse nicht beeinflusst werden.

Die Eingänge werden von der internen Sample-&-Hold-Stufe der ADCs zwischen der 32. steigenden Flanke von SCK und der steigenden Flanke von CONV abgetastet.

2.3.2ADCs

Beide ADCs werden von denselben Signalen CONV und SCK getaktet.

Die ADC-Ausgänge sind mit High-Speed-CMOS-Puffern gepuffert, um die Kapazität des Flachbandkabels treiben zu können.

2.3.3EEPROM

Das EEPROM enthält eine ID, die die Leiterplatte als analoge Messkarte kennzeichnet, den Typ (Version mit 128 oder 64 Kanälen), einen Kalibrierzeitstempel und die Hardwareversion. Außerdem sind für jeden Kanal Offset- und Verstärkungs-Kalibrierdaten gespeichert sowie der Skalierungsfaktor der Eingangsspannung entsprechend den Spannungsteilern auf der Leiterplatte. Jedes Analog-Subsystem hat ein eigenes EEPROM. Die folgende Tabelle zeigt einen Auszug aus dem EEPROM-Inhalt. Eine detaillierte Speicherbelegung finden Sie in der separaten Datei „EEPROM Memory Map Analog_LDSA.xlsx“.

2.4Digitalausgang

Wie im Blockschaltbild dargestellt, werden die Relais über zwei I²C-Portexpander angesprochen. Alle Pins sind nach dem Einschalten als Eingänge konfiguriert und müssen als Ausgänge umkonfiguriert werden, bevor die Relais geschaltet werden können.

Adressen für den Schreibzugriff:

• Portexpander 1 (Relais 01 bis 15): 0b11101000 = 0xE8
• Portexpander 2 (Relais 16 bis 32): 0b11101100 = 0xEC
• Portexpander 3 (Relais 33 bis 48): 0b11101110 = 0xEE
• Portexpander 4 (Relais 49 bis 64): 0b11101010 = 0xEA

Für den Schreibzugriff ist das LSB auf null gesetzt.

Schreiben in die Ausgangsports:

Schreiben in die Konfigurationsregister:

3.1Versorgungsstrommessung – CMM-Schnittstelle

Zur Messung der Stromaufnahme des Prüflings (DUT) kann ein externes IRS-Strommessmodul (CMM) eingesetzt werden. Das Modul wird extern versorgt und kann über einen synchronen seriellen Kanal mit differenzieller digitaler LVDS-Signalübertragung ausgelesen werden.

Die serielle Schnittstelle ist so ausgelegt, dass mehrere CMMs als Daisy-Chain hintereinandergeschaltet werden können, wie in der folgenden Abbildung dargestellt. Das Prüfsystem ist dabei die LVDS-Schnittstelle, die auf der Basis- und Kommunikationsplatine zur Verfügung steht.

3.1.1Kommunikationsprotokoll

Das Protokoll zum Auslesen der Daten eines Strommessmoduls ist wie folgt:

Wenn En_In gesetzt ist, sendet das CMM_II-Modul in den nächsten 32 Taktzyklen seinen Strommesswert, beginnend mit dem MSB. Nach jedem 16. Taktzyklus sollte eine Pause von ca. 5 µs mit CLK_In auf Low-Pegel eingehalten werden. Diese Verzögerung gibt dem Mikrocontroller des CMM_II Zeit, das nächste 16-Bit-Datenwort bereitzustellen. Nach 32 Taktzyklen leitet das CMM das zuvor empfangene Datenwort weiter.

En_in muss daher für 32 Taktzyklen, multipliziert mit der Anzahl der CMMs in der Kette, gültig sein.

Der Strom wird als 32-Bit-Wert vom Typ unsigned long in Schritten von 100 nA zurückgegeben.

3.1.2Anschlussplan

Die Signale werden gemäß der folgenden Tabelle angeschlossen:

Das folgende Beispiel zeigt den Anschluss der Kommunikationsleitungen von zwei CMMs:

3.2Konditionierung analoger oder digitaler Ausgänge

Informationen zur Konditionierung digitaler Ausgänge oder zur Verwendung analoger Ausgänge finden Sie im Dokument LDSA_MesSy_Guide_HW_V_1_1.docx.

3.3Externe CAN- oder serielle Transceiver

Informationen zur Konditionierung digitaler Ausgänge finden Sie im Dokument LDSA_MesSy_Guide_HW_V_1_1.docx.

3.4Konditionierung analoger Eingänge

Informationen zur Konditionierung analoger Eingänge mit Spannungsteilern oder zu Laststrommessungen finden Sie im Dokument LDSA_MesSy_Guide_HW_V_1_1.docx und im Datenblatt CurrentConverter_8x_Datasheet_V1.0.pdf.

3.5Externe I2C-Schnittstelle

MesSys mit einer Basis- und Kommunikationsplatine ab Version 1.3 verfügen über eine externe I²C-Schnittstelle zum Anschluss zusätzlicher externer Elektronikmodule. An diese Schnittstelle können beliebige Geräte angeschlossen werden, die der I²C-Spezifikation entsprechen.

Derzeit bietet IRS zwei externe Module an, die über diese Schnittstelle angesteuert werden können:

• 64x Relaisplatine (identisch mit einem Relais-Subsystem auf der Digitalausgangsplatine des MesSy)
• 16x Analogausgangsplatine (Ausgangsgleichspannungen 0…20 V)

Die I²C-Schnittstelle besteht aus zwei Signalleitungen. Die Signale liegen gemäß der Tabelle in Kapitel 2.7.6 am MesSy-Steckverbinder X2 an und haben die folgende Funktion. Ein typisches I²C-Beispieltelegramm zur Ansteuerung digitaler Ausgänge zeigt Kapitel 3.4.

Im folgenden Kapitel wird das Softwarekonzept vorgestellt: zunächst ein allgemeiner Überblick, dann Blockschaltbilder der SW-Subsysteme, eine Beschreibung der Kommunikation zwischen den SW-Subsystemen und schließlich eine kurze Funktionsbeschreibung der Funktionsblöcke.

Für Lebensdauertests wird Software zur Testkonfiguration, Datenaufzeichnung und Testausführung benötigt. Diese Softwareteile werden in diesem Dokument nicht beschrieben. IRS bietet eine vollständige SW-Lösung für Lebensdauertests an, die zusätzlich zu der im folgenden Kapitel beschriebenen Software Folgendes enthält:

• PC-Host-Software
  • Benutzeroberfläche (GUI)
  • TestStand Controller (TSC)
  • TestStand einschließlich Prüfablauf, der auf die API-Funktionen des Messsystems zugreift

Für eine Beschreibung dieser Softwareteile wenden Sie sich an IRS.

Für das Messsystem werden im folgenden Kapitel diese Subsysteme vorgestellt:

• PC-Host-Software
  • Basiskommunikation zum Messsystem (Kommunikation PC zu RT)
  • SW zum Steuern und Abfragen der einzelnen Funktionsblöcke
  • Signalzuordnung für den Zugriff auf Analog-, Digital- und Kommunikationskanäle über den DUT-spezifischen Signalnamen
• Messsystem-Software:
  • LabVIEW-RT-Software, die auf dem RT-Controller des sbRIO läuft
  • LabVIEW-FPGA-Software, die auf dem FPGA des sbRIO läuft
  • Mikrocontroller-Software, die auf dem Mikrocontroller der Kommunikationsplatine läuft

4.1SW-Schichten im Lebensdauertest

Das folgende Blockschaltbild zeigt die verschiedenen Softwareschichten eines typischen Lebensdauerprüfstands mit Schwerpunkt auf der Messsystem-Software (gelb). Die blau markierten SW-Teile sind die generische IRS-Benutzeroberfläche und TestStand von National Instruments.

4.2Embedded Software des Messsystems

4.2.1Übersicht FPGA-SW

Das nächste Blockschaltbild zeigt das gesamte FPGA-Design mit seinen Funktionsblöcken, das auf dem FPGA des sbRIO läuft:

Das Blockschaltbild enthält mehrere Sub-VIs, die die gesamte FPGA-Datenverarbeitung gemäß der folgenden VI-Hierarchie übernehmen:

Die Sub-VIs werden nicht im Detail beschrieben, da dies den Rahmen dieses Dokuments sprengen würde. Um die Funktionsweise der Blöcke zu verstehen, sollte der Quellcode untersucht werden.

4.2.2Übersicht RT-SW

Das folgende Blockschaltbild zeigt das Top-Level-RT-Design, das auf dem RT-Controller des sbRIO läuft:

Nach dem Einschalten initialisiert die RT-SW die FPGA-Referenz und nimmt alle DMA-Kanaleinstellungen für die Kommunikation mit dem FPGA vor.

Anschließend wartet die RT-SW auf eine Verbindungsanfrage vom Host-PC. Nachdem die Verbindung aufgebaut ist, wartet die RT-SW stets auf einen auszuführenden Befehl vom Host-PC.

Bei jedem Befehl (z. B. Digitalausgänge setzen, Analogwerte anfordern, CAN-Befehl senden, …) werden die folgenden Schritte ausgeführt:

• Command-Handler aufrufen
• Parameter lesen
• Befehl ausführen
• Antwort zurückgeben

Nachdem der Host-PC die Verbindung geschlossen hat, wird die Schleife, die auf einen Befehl wartet, abgebrochen, die Ethernet-Verbindung geschlossen, und die RT-SW wartet erneut auf eine neue Verbindung zum PC-Host.

Derzeit sind für die RT-SW keine weiteren Tasks erforderlich. Es gibt mehrere Möglichkeiten, diese Software zu erweitern, unter anderem durch parallele Tasks für Berechnungen, die Ausführung von Modellen, …

Das Blockschaltbild enthält mehrere Sub-VIs, die die gesamte RT-Datenverarbeitung gemäß der folgenden VI-Hierarchie übernehmen:

Die Sub-VIs werden nicht im Detail beschrieben, da dies den Rahmen dieses Dokuments sprengen würde. Um die Funktionsweise der Blöcke zu verstehen, sollte der Quellcode untersucht werden.

4.2.3Kommunikation RT zu FPGA

Kommunikation über Read/Write-Controls

Befehle, die keine größeren Datenblöcke von RT an das FPGA oder umgekehrt übergeben müssen, verwenden einfache Read/Write-Controls, um Daten an das FPGA zu senden oder vom FPGA zu lesen. Als Beispiel sehen Sie hier den Case des Command-Handlers zum Setzen der Digitalausgänge aus RT-Sicht:

Alle verfügbaren Read/Write-Controls (Temperatur, Digitalausgänge, Zeitstempel, Reset, CMM, …) zeigt auch das FPGA-Blockschaltbild in Kapitel 5.2.1.

Kommunikation über DMA aus FPGA-Sicht

Zur Übergabe größerer Datenblöcke von RT an das FPGA oder umgekehrt können DMA-Kanäle verwendet werden. Die folgende Struktur, die sich in der Abbildung in Kapitel 5.2.1 findet, übernimmt die DMA-Kommunikation:

Kommunikation über DMA aus RT-Sicht

Für die Kommunikation von RT zum FPGA werden die folgenden Schritte ausgeführt:

4.3Kommunikation PC zu RT

4.3.1STM-Bibliothek

Die Kommunikation zwischen der PC-Host-Schnittstelle und dem RT-Controller des Messsystems erfolgt über eine Ethernet-Verbindung. Implementiert ist ein Protokoll auf Basis der STM-Bibliothek von National Instruments, das das TCP/IP-Protokoll verwendet.

Jedes von der STM-Bibliothek verarbeitete Befehls- oder Antwortpaket enthält den folgenden Datenstring:

Das Befehlsfeld „Metadata“ ist eine ID, die ein Element des Arrays gültiger Befehle darstellt. Die folgende Abbildung zeigt ein Beispiel der verwendeten Befehle des Messsystems.

Die Metadaten werden einmalig vom PC-Host an das RT-Target übertragen, nachdem der Host-PC die Verbindung aufgebaut hat. So ist sichergestellt, dass PC und RT dieselben gültigen Befehle mit denselben IDs kennen.

4.3.2Normale Befehlsausführung aus PC-Sicht

Normale Befehlsausführung bedeutet, dass der PC einen Befehl sendet. RT führt den Befehl aus und sendet sofort eine Antwort. Aus Sicht des PC werden die folgenden Schritte ausgeführt:

1. Parameter in den Befehlsstring packen:
   • Dieser Schritt ist befehlsspezifisch und bedeutet, alle Befehlsparameter in einen String zu packen
2. Befehlsstring an RT senden:
   • Dieser Schritt ist in der generischen Kommunikationsroutine enthalten, die den Befehlsstring an das RT-Target sendet
3. Antwortstring von RT empfangen:
   • Dieser Schritt ist in der generischen Kommunikationsroutine enthalten, die auf den Antwortstring vom RT-Target wartet
4. Parameter aus dem Antwortstring entpacken:
   • Dieser Schritt ist befehlsspezifisch und bedeutet, alle Antwortparameter aus dem String zu extrahieren

4.3.3Slot-Adressierung

Beachten Sie, dass bei jedem Befehl ein Slot-Parameter übergeben wird. Dieser Parameter dient dazu, mehrere Prüflinge an einem Messsystem zu unterscheiden. Bei Prüflingen mit nur wenigen Pins und Funktionen kann ein Messsystem bis zu 6 Prüflinge parallel bedienen. Wenn in diesem Fall mehr als eine Testausführung mit dem Messsystem verbunden ist, muss die Kommunikationsroutine die Verbindungen für die Testausführung jedes Prüflings prüfen. Sie darf die Verbindung erst schließen, wenn alle Testausführungen aller Prüflinge die Verbindung geschlossen haben. Der Slot repräsentiert also den Prüfling am Messsystem.

4.3.4Generische Kommunikationsroutine

Die generische Kommunikationsroutine wird für jeden vom PC gesendeten Befehl verwendet. Die folgende Abbildung zeigt die Schritte dieser Routine.

4.3.5Normale Befehlsausführung aus RT-Sicht

Die folgende Abbildung zeigt die Schleife für den Befehlsempfang, die kontinuierlich auf RT läuft:

Der Command-Handler wählt den Befehl aus und führt ihn aus:

4.4Befehlsablauf

4.4.1Normale Befehlsausführung

Die folgende Abbildung zeigt einen typischen Befehlsablauf aus PC-Sicht. In diesem Fall werden die Funktionen des Messsystems in einer LabVIEW-Anwendung verwendet:

Dieselben Schritte sind erforderlich, wenn aus TestStand oder anderen Anwendungen auf das Messsystem zugegriffen wird. Die folgende Abbildung zeigt einen typischen Ausführungsablauf in TestStand

Schritt 1:

Öffnen Sie die Verbindung, um die TCP-IP-Verbindung aufzubauen und die Metadaten zwischen PC und RT auszutauschen.

Schritt 2:

Rufen Sie „PC_SYS_SetSbRioCmdWaitTimeout.vi“ auf, um den „Safe-State“-Timeout auf eine geeignete Größe zu setzen. Dieser Timeout bedeutet Folgendes: Wenn das Messsystem (RT-SW) innerhalb dieser Timeout-Zeit keinen gültigen Befehl empfangen hat, schaltet die RT-SW alle Ausgänge ab, setzt die CAN-Controller zurück, trennt die TCP-IP-Verbindung und wartet auf eine neue Öffnungsanfrage. Dieser Timeout soll sicherstellen, dass das Messsystem in einen Ruhezustand zurückkehrt und den Prüfling abschaltet, wenn der PC abgestürzt ist.

Der Standardwert dieses Timeouts beträgt 2 Sekunden. Der PC muss also alle 2 Sekunden einen Befehl senden. Das lässt sich nicht in allen Anwendungen erreichen. Insbesondere wenn der Benutzer Befehle durch Betätigen von Schaltflächen senden möchte, muss der Timeout auf höhere Werte gesetzt werden. Ein typischer Wert für ein unempfindliches Gerät wären 60 Sekunden. Geräte wie Fensterheber, die in einem unkontrollierten, aktiven Zustand beschädigt werden könnten, erfordern kürzere Timeouts, deutlich unter 5 Sekunden. Der Benutzer legt den geeigneten Timeout für seine Anwendung selbst fest.

Schritt 3: (beliebig oft wiederholbar)

Befehle gemäß der API-Beschreibung in Messsystem-API (CORE_API) oder in Lebensdauertest-API mit benannten Kanälen (TS_API) können anwendungsspezifisch in beliebiger Weise gesendet werden.

Schritt 4:

Vor dem Beenden der Anwendung sollte die Verbindung geschlossen werden. Andernfalls würde das Messsystem weiterhin auf einen Befehl warten und nach der eingestellten Zeit in den „Safe-State“-Timeout laufen. Versucht der Benutzer, die Verbindung zum Messsystem erneut zu öffnen, während es noch läuft, würde ein Fehler gemeldet. Schließen Sie daher die Verbindung, bevor Sie die Anwendung beenden.

4.4.2Sub-Sequencer-Ausführung

Der Sub-Sequencer ist dafür ausgelegt, Befehle schnell mit einem genau definierten Timing im Bereich weniger Millisekunden auszuführen. Beim Senden von Befehlen über die normale Befehlsausführung hängt das Timing zwischen den Befehlen vom Timing des Windows-Betriebssystems auf dem PC ab. Bei einem solchen Nicht-Echtzeit-Betriebssystem kann das Timing zwischen wenigen Millisekunden und mehreren Sekunden schwanken.

Sub-Sequencer-Ausführung bedeutet, mehrere Befehle auf RT zu laden, sie ohne vom PC verursachte Verzögerungen auszuführen und mehrere Antworten an den PC zurückzugeben. Die Antworten können in der PC-SW mit unkritischem, schwankendem Timing ausgewertet werden.

Befehlsablauf des Sub-Sequencers

Um eine Subsequenz zu verwenden, muss der folgende Befehlsablauf implementiert werden

Befehlsausführung des Sub-Sequencers aus RT-Sicht

Aus RT-Sicht bedeutet Sub-Sequencer-Ausführung einfach, ein Array von Befehlsstrings vom PC zu empfangen. Das Array mit den einzelnen auszuführenden Befehlsstrings wird Element für Element abgearbeitet. Die Antworten der einzelnen Befehle werden in einem String-Array gesammelt und an den PC zurückgegeben.

Befehlsausführung des Sub-Sequencers aus PC-Sicht

Aus PC-Sicht bedeutet Sub-Sequencer-Ausführung, die Einheit für die Befehls-/Antwortverarbeitung in drei Teile aufzuteilen:

• Befehl zur Subsequenz hinzufügen (für mehrere Befehle wiederholt)
• Gesamte Subsequenz ausführen
• Antwort der Subsequenz abrufen (für mehrere Befehle wiederholt)

Die Trennung zwischen normaler Befehlsausführung, Sub-Sequencer-„Load“ und Sub-Sequencer-„Get Result“ ist mit polymorphen VIs implementiert. Die Sub-Sequencer-Ausführung wird im Folgenden am Beispiel-VI „CAN_EOL_SendReceive.vi“ erläutert:

Zunächst wird die normale Befehlsausführung von CAN_EOL_SendReceive.vi dargestellt, um den Unterschied zur Sub-Sequencer-Ausführung zu zeigen

CAN_EOL_SendReceive, normale Ausführung:

Can_SendMultipleMsgs:

Für die Sub-Sequencer-Ausführung müssen die drei farbig markierten Teile auf mehrere VIs aufgeteilt werden. Der Teil „Execute Subsequence“ ist generisch und kann von jedem Befehl verwendet werden. Für jeden Befehl müssen jedoch die folgenden Teile separat mit polymorphen VIs implementiert werden:

• COMMAND_XXX_AddToSubsequence
  • enthält die Formatierung des Befehlsstrings und speichert den Befehlsstring im angegebenen Befehlscontainer der Subsequenz
• COMMAND_XXX_GetResult
  • enthält das Lesen des Antwortstrings der angegebenen Sequenz und des angegebenen Schritts. Der formatierte Antwortstring wird entpackt und in die entsprechenden Antwortparameter umgewandelt.

Add to Subsequence (befehlsspezifisch)

Execute Subsequence (ein generisches VI für alle Befehle)

GetResult (befehlsspezifisch)

4.5Fehlerbehandlung

4.5.1Allgemeine Fehlerbehandlung

Jedes implementierte VI hat einen Fehlereingang und einen Fehlerausgang.

Alle VIs geben Fehlercodes im Cluster „error out“ zurück.

Wird dem VI an „error in“ ein Fehler mit einem Fehlercode ungleich null übergeben,

• wird der Code des VI nicht ausgeführt
• wird der Fehlercode an „error out“ durchgereicht

Es wird empfohlen, Fehlereingang und Fehlerausgang mit einem benutzerdefinierten Fehlerhandler in der Anwendung zu verbinden. So ist sichergestellt, dass die Kommunikation mit dem MesSy und alle Parameter geprüft werden und der Benutzer der Anwendung Informationen über den Status von MesSy und Software erhält.

4.5.2Fehlercodes

Im Feld „code“ von „error out“ wird ein Fehlercode zurückgegeben, der entweder von einem VI der Standard-LabVIEW-Bibliothek oder von der MesSy-Software erzeugt wird. Werte unter 5000 einschließlich negativer Werte sind Standard-LabVIEW-Fehlercodes. Werte darüber sind MesSy-Fehlercodes.

Die MesSy-Fehlercodes sind wie folgt gegliedert:

Die Klassifizierung legt die Kritikalität des Fehlers fest, wobei ein Systemfehler als schwerer Fehler gilt.

Ein DUT-Fehler bedeutet, dass das MesSy-System noch arbeitet, aber beispielsweise eine CAN-Nachricht vom Prüfling nicht beantwortet wurde.

Eine Warnung dient lediglich zur Information.

Die Quelle ist der Softwareblock, der einen Fehler erkannt hat.

Der Typ klassifiziert einige typische Fehlerarten.

Die folgenden Tabellen zeigen die implementierten Fehlercodes und den zugehörigen Fehlertext, der im Cluster „error out“ unter „source“ ausgegeben wird:

• DUT-Fehler:

• Systemfehler:

4.6Messsystem-API (CORE_API)

Für den Zugriff einer Benutzeranwendung, typischerweise in LabVIEW erstellt, auf das MesSy steht eine VI-Bibliothek (API) zur Verfügung. Der Funktionsumfang der Bibliothek wird künftig erweitert. Die Dokumentation der Bibliothek ist deshalb elektronisch verfügbar.

Der normale Befehlsablauf der CORE API ist identisch mit dem in Kapitel 5.4.1 beschriebenen Ablauf.

4.6.1Adressierungsarten der CORE_API

Zur Adressierung eines bestimmten MesSy wird dessen IP-Adresse verwendet. Jedes VI der Bibliothek hat dazu einen String-Eingangsparameter namens „IP Address“, der die IP-Adresse als String enthält (z. B. 192.168.101.2 – ohne Anführungszeichen eingeben)

Beachten Sie, dass bei jedem Befehl ein Slot-Parameter übergeben wird. Dieser Parameter dient dazu, mehrere Prüflinge an einem Messsystem zu unterscheiden. Bei Prüflingen mit nur wenigen Pins und Funktionen kann ein Messsystem bis zu 6 Prüflinge parallel bedienen. Wenn in diesem Fall mehr als eine Testausführung mit dem Messsystem verbunden ist, muss die Kommunikationsroutine die Verbindungen für die Testausführung jedes Prüflings prüfen. Sie darf die Verbindung erst schließen, wenn alle Testausführungen aller Prüflinge die Verbindung geschlossen haben. Der Slot repräsentiert also den Prüfling am Messsystem.

4.6.2Funktionsblöcke

In der API stehen verschiedene Funktionsblöcke zur Verfügung. Jedes VI hat ein Präfix PC_xxx, wobei xxx der Block gemäß der folgenden Tabelle ist:

4.7Lebensdauertest-API mit benannten Kanälen (TS_API)

Für den Zugriff aus TestStand auf das MesSy steht eine VI-Bibliothek (API) zur Verfügung, die komfortabler ist als die CORE_API. Diese Bibliothek heißt TS_API. Diese zusätzliche Softwareschicht über der CORE_API erleichtert dem Benutzer die Gestaltung des Prüfablaufs, insbesondere wenn mehrere Prüflinge entweder mit einem MesSy oder mit mehreren MesSys geprüft werden müssen.

Der normale Befehlsablauf der TS_API entspricht im Wesentlichen dem in Kapitel 5.4.1. Unterschiede sind die Adressierung des MesSy über die Nummern „Bus“ und „Slot“ sowie die Signalzuordnung zur Adressierung des physischen Analog-, Digital- oder Kommunikationskanals.

Der Funktionsumfang der Bibliothek wird künftig ebenso wie die CORE_API erweitert. Die Dokumentation der Bibliothek ist deshalb elektronisch verfügbar.

4.7.1Adressierung über Bus, Slot und Signalname

Die TS_API unterscheidet sich von der CORE_API in der Adressierung der physischen Kanäle des MesSy. Während in der CORE_API jeder physische Kanal über die IP-Adresse des MesSy und die physische Kanalnummer adressiert wird (z. B. 1…96 für die Single-Ended-Analogeingänge SE_1to96, Serial_01 … SERIAL_10, 1…24 für FET, ...), erfolgt die Adressierung in der TS_API über „Bus“, „Slot“ und „Signalname“:

• Bus:
  • Bereich = [0…255]
  • Ist die letzte Zahl der IP-Adresse.
  • Der Rest der IP-Adresse – der IP-Adressbereich – wird in der Signalzuordnungsdatei festgelegt (siehe Signalzuordnung).
  • Z. B.: Bei Bus = 12 und dem IP-Adressbereich „192.168.100.“ lautet die IP-Adresse des adressierten MesSy „192.168.100.012“,
• Slot:
  • Bereich = [1…6]
  • Die MesSy-Software ist so ausgelegt, dass ein MesSy bis zu 6 Prüflinge bedienen kann.
  • Die Slot-Nummer steht für die Nummer des Prüflings.
  • Der Slot wählt gemäß der Signalzuordnungsdatei den passenden physischen Kanal eines MesSy aus (siehe Signalzuordnung).
• Signalname
  • Der Signalname ist ein frei wählbarer Name, der einem Signal entspricht (typischerweise dem Signalnamen des Prüflings), das entweder an einen Analogeingang, einen Digitalausgang oder eine Kommunikationsleitung angeschlossen ist.
  • Die Zuordnung der physischen Kanäle zu Signalnamen erfolgt in der Signalzuordnungsdatei (siehe Signalzuordnung).

Bedient ein MesSy beispielsweise drei Prüflinge, ist derselbe Signalname an einem MesSy dreimal vorhanden. Der richtige physische MesSy-Kanal wird über die jeweilige Slot-Nummer ausgewählt.

4.7.2Signalzuordnung

Die Signalzuordnungsdatei enthält zunächst den IP-Adressbereich aller angeschlossenen MesSys. Der IP-Adressbereich umfasst die ersten drei Zahlen der IP-Adressen (z. B. 192.168.101.).

Außerdem enthält diese Datei die Anzahl der Slots, d. h. die Anzahl der angeschlossenen Prüflinge und der zugehörigen Ausführungen. Und schließlich ist in dieser Datei für jeden Slot die Zuordnung der Signalnamen zu Analogeingängen, Digitalausgängen, Relais und Kommunikationsleitungen festgelegt.

Die Signalzuordnungsdatei wird als XML-Datei gespeichert. Das folgende XML-Beispiel zeigt den IP-Adressbereich (common_ip=192.168.101.), die Anzahl der Slots = 2 (count=2) und alle möglichen Signalgruppen.

Wird ein „name“ mehrfach verwendet, entweder für denselben Typ (Relais, Single-Ended-Eingang, …) oder für verschiedene Typen, fügen Sie die folgende Eigenschaft hinzu (wie im Beispiel für den Analogeingang gezeigt)

resourcesharing = "1"

Andernfalls wird beim Laden der Signalzuordnungsdatei ein Fehler gemeldet. Diese Funktion hilft, unerwünschte Mehrdeutigkeiten zu vermeiden.

<?xml version="1.0" encoding="utf-8"?>
<ldsa name="LDSA" count="2" common_ip="192.168.101.">
<modules>
<module name="ANALOG">
   <item name="Example_Signal_Name_Analog_1">
    <connector slot="1" name="SingIn_11" resourcesharing="1"/>
    <connector slot="2" name="SingIn_59" />
   </item>
   <item name="Example_Signal_Name_Analog_2">
    <connector slot="1" name="SingIn_12" />
    <connector slot="2" name="SingIn_60" />
   </item>

   <item name="Example_Signal_Name_Analog_Differential">
    <connector slot="1" name="DiffIn_01a" />
    <connector slot="2" name="DiffIn_09a" />
   </item>
</module>

<module name="RELAY">
   <item name="Relay_VBatt">
    <connector slot="1" name="REL_15" />
    <connector slot="2" name="REL_47" />
   </item>
</module>

<module name="TRIGGER">
   <item name="TRIG1">
    <connector slot="1" name="TRIG_01" />
    <connector slot="2" name="TRIG_04" />
   </item>
</module>

<module name="OPENCOLLECTOR">
   <item name="GREEN">
    <connector slot="1" name="OPEN_COLL_16" />
    <connector slot="2" name="OPEN_COLL_14" />
   </item>
</module>

<module name="FET">
   <item name="PWM_Out">
    <connector slot="1" name="FET_1" />
    <connector slot="2" name="FET_13" />
   </item>
</module>

<module name = "CMM">
  <item name ="CMM">
    <connector slot = "1" name = "CMM_1"/>
    <connector slot = "2" name = "CMM_2"/>
  </item>
</module>

<module name="CAN">
   <item name="COMM_CAN">
     <connector slot="1" name="CAN_1A" />
     <connector slot="2" name="CAN_2A" />
   </item>
   <item name="CAN_Second">
     <connector slot="1" name="CAN_1B" />
     <connector slot="2" name="CAN_2B" />
   </item>
</module>

<module name="SERIAL">
   <item name="K-Line">
     <connector slot="1" name="SERIAL_01" />
     <connector slot="2" name="SERIAL_06" />
   </item>
</module>

<module name="I2C"
  <item name="I2CName">
     <connector slot="1" name="0x42" /> <!-- name is the I2C address without the R/W bit -->
     <connector slot="2" name="0x13" />
  </item>
</module>
</modules>
<itemgroupslist />
</ldsa>